32 Bit

aus Schachcomputer.info Wiki, der freien Schachcomputer-Wissensdatenbank
Version vom 28. Juli 2007, 23:41 Uhr von Chessguru (Diskussion | Beiträge)
(Unterschied) ← Nächstältere Version | Aktuelle Version (Unterschied) | Nächstjüngere Version → (Unterschied)

Vereinfacht dargestellt bedeutet 32-Bit, dass die Prozessoren durch ihr ALU-Design so ausgelegt sind, dass 32 Bit (also 4 Byte) gleichzeitig beziehungsweise während eines Taktes verarbeitet werden können. Das schließt die externe und interne Gestaltung von Datenbus und Adressbus, die Breite des Registersatzes mit ein. Weiterhin ist der Befehlssatz meistens durchgängig auf 32-Bit ausgelegt, insofern keine abwärtskompatiblen Altlasten (siehe x86-Architektur) vorhanden sind. Dies gilt analog für die gängigen Adressierungs-Arten, wobei die Bitbreite der Recheneinheit (ALU) sich prinzipiell von der der Adresseinheit unterscheiden kann (wie etwa auch bei 64-Bit-CPUs).

32-Bit ist die logische Adressbreite der in den Jahren 1990 bis 2005 üblichen PC-Systeme. 32 Bit sind eine 32 Ziffern lange Zahlenreihe aus Einsen und Nullen.



Zitat aus Artikel 32-Bit-Architektur. In: Wikipedia, Die freie Enzyklopädie. Bearbeitungsstand: 8. Juni 2007, 09:46 UTC. URL: http://de.wikipedia.org/w/index.php?title=32-Bit-Architektur&oldid=32896026 (Abgerufen: 28. Juli 2007, 21:37 UTC)