RISC

aus Schachcomputer.info Wiki, der freien Schachcomputer-Wissensdatenbank
Die druckbare Version wird nicht mehr unterstützt und kann Darstellungsfehler aufweisen. Bitte aktualisiere deine Browser-Lesezeichen und verwende stattdessen die Standard-Druckfunktion des Browsers.

RISC steht für Reduced Instruction Set Computer. Übersetzt ist das ein Computer (Prozessor) mit reduziertem Befehlssatz. Untersuchungen in den 70er Jahren ergaben, daß etwa 80% aller Berechnungen einer typischen Anwendung mit etwa 20% der im Prozessor vorhandenen Befehle ausgeführt wird. Außerdem sind für viele Berechnungen immer die gleichen Befehlsfolgen erforderlich. Diese Erkenntnisse führten zu der Entwicklung des RISC-Prozessors:

- Reduzierung des Befehlssatzes 
- die wichtigsten Befehlsfolgen sind fest verdrahtet 
- mehrere getrennte interne Bussysteme 
- von einander unabhängige Verarbeitungseinheiten 
- Pipelining (Parallelverarbeitung bestimmter Befehle) 
- einfache Schaltungen, dadurch schnellere Ausführung 

Beim Kompilieren von Software, legt der Compiler fest, welche Kommandos in welcher Reihenfolge an den Prozessor geschickt werden. Wenn diese Kommandos nicht auf andere warten müssen, kann der Prozessor mehrere parallel verarbeiten. Alle RISC-Kommandos haben die selben Größe, und es gibt nur eine Möglichkeit sie zu Laden oder zu speichern. Weil sie nicht dekodiert werden müssen, sind die RISC-Kommandos viel schneller geladen als z. B. CISC-Kommandos. Praktisch ist heute jeder Prozessor ein RISC-Prozessor, oder er hat zumindest RISC-Elemente in sich. RISC-Prozessoren sind im wesentlichen billiger herzustellen, kleiner und von der Verschaltung her überschaubarer.